Tugas Pendahuluan Modul 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

 

1.      Kondisi [KEMBALI]

Buatlah sebuah rangkaian lengkap yang memuat 2 gerbang AND dengan 3 input dan 4 input, kemudian gerbang OR dengan 3 dan 5 input,kemudian 1 gerbang XOR dan 1 gerbang XNOR. Dan output akhir rangkaian keseluruhannya ditunjukkan dengan LED atau LOGIC PROBE. Dimana input awal berupa 3 saklar SPDT.

 

2.      Gambar Rangkaian Simulasi [KEMBALI]

 

 

3.      Video Simulasi [KEMBALI]

 

4.      Prinsip Kerja Rangkaian [KEMBALI]

Rangkaian ini terdiri atas 3 buah saklar SPDT, 2 buah gerbang AND dengan 3 input dan 4 input, 2 buah gerbang OR 3 input dan 5 input, sebuah gerbang XOR dan sebuah gerbang XNOR serta satu buah Logic Probe. Apabila switch SPDT terhubung dengan sumber Vcc maka akan berlogika 1 dan apabila switch SPDT terhubung dengan Ground maka akan berlogika 0.

Sesuai dengan tabel kebenaran gerbang logika diatas, pada gerbang AND akan berlogika satu ketika semua input bernilai 1. Pada gerbang OR akan berlogika 0 ketika semua input bernilai nol. Pada gerbang XOR akan berlogika 1 ketika nilai dari kedua input berlainan dan akan berlogika 0 ketika nilai dari kedua input sama. Pada gerbang XNOR akan berlogika 1 ketika nilai dari input sama dan akan berlogika 0 ketika nilai input berlainan.

Saat ketika semua saklar terhubung ke Vcc, output gerbang AND pertama dan kedua akan berlogika 1 karena semua inputan di masing kaki input yang berlogika 1. Kemudian output kedua gerbang OR akan berlogika 1 karena semua inputan di masing kaki input yang berlogika 1. Selanjutnya output gerbang XOR akan berlogika 0 sebab kedua inputan berlogika 1 dan output gerbang XNOR akan berlogika 0 dikarenakan kedua inputnya memiliki nilai yang sama, sehingga tidak ada arus mengalir ke Logic Probe dan Logic Probe akan bernilai 0

Saat ketika salah satu atau semua saklar terhubung ke Ground, output gerbang AND pertama dan kedua akan berlogika 0 karena ada inputan di kaki input yang berlogika 0. Kemudian output kedua gerbang OR akan berlogika 0 karena semua inputan di masing kaki input yang berlogika 0. Selanjutnya output gerbang XOR akan berlogika 0 sebab kedua inputan berlogika 0 dan gerbang XNOR akan berlogika 1 dikarenakan kedua inputnya memiliki nilai yang berbeda, sehingga arus mengalir ke Logic Probe dan Logic Probe bernilai 1

 

5.      Link Download [KEMBALI]

Html                : klik disini

Rangkaian       : klik disini

Video               : klik disini