Multiplekser atau MUX, juga disebut pemilih data, adalah rangkaian kombinasional dengan lebih dari satu jalur input, satu jalur output, dan lebih dari satu jalur pemilihan. Ada beberapa IC multiplexer yang memberikan keluaran pelengkap. Selain itu, multiplexer dalam bentuk IC hampir selalu memiliki input ENABLE atau STROBE, yang harus diaktifkan agar multiplexer dapat menjalankan fungsi yang diinginkan. Multiplexer memilih informasi biner yang ada di salah satu jalur input, bergantung pada status logika dari input pilihan, dan mengarahkannya ke jalur output. Jika terdapat n jalur seleksi, maka jumlah jalur input maksimum yang memungkinkan adalah 2ndan multiplexer ini disebut sebagai multiplexer 2n ke-1 atau multiplexer 2n × 1. Gambar 8.1 (a) dan (b) masing-masing menunjukkan representasi rangkaian dan tabel kebenaran dari multiplexer 4-ke-1 dasar.
Untuk membiasakan pembaca dengan perangkat multiplekser praktis yang tersedia dalam bentuk IC, Gambar 8.2 dan 8.3 masing-masing menunjukkan representasi rangkaian dan tabel fungsi multiplexer 8-ke-1 dan 16-ke-1. Multiplexer 8-ke-1 pada Gambar 8.2 adalah nomor tipe IC 74151 dari keluarga TTL. Ini memiliki input LOW ENABLE aktif dan memberikan output pelengkap. Gambar 8.3 mengacu pada nomor jenis IC 74150 dari keluarga TTL. Ini adalah multiplexer 16-ke-1 dengan input LOW ENABLE aktif dan output LOW aktif.
8.1.1 Inside the Multiplexer
Kami akan menjelaskan secara singkat jenis rangkaian logika kombinasional yang ditemukan di dalam multiplexer dengan mempertimbangkan multiplexer 2-ke-1 pada Gambar 8.4 (a), tabel fungsionalnya ditunjukkan pada Gambar 8.4 (b). Gambar 8.4 (c) menunjukkan diagram logika yang mungkin dari multiplekser ini. Rangkaian tersebut berfungsi sebagai berikut:
Jadi, input I0 dan I1 masing-masing dialihkan ke output untuk S = 0 dan S = 1.
Memperluas konsep lebih jauh, Gambar 8.5 menunjukkan diagram logika dari multiplexer 4-ke-1. Kombinasi masukan 00, 01, 10 dan 11 pada jalur pilih masing-masing mengalihkan I0, I1, I2 dan I3 ke keluaran. Operasi rangkaian diatur oleh fungsi Boolean (8.1). Demikian pula, multiplexer 8-ke-1 dapat diwakili oleh fungsi Boolean (8.2):
Seperti yang telah dijelaskan sebelumnya, multiplexer biasanya memiliki input ENABLE yang dapat digunakan untuk mengontrol fungsi multiplexing. Ketika input ini diaktifkan, yaitu ketika berada dalam status logika '1' atau logika '0', bergantung pada apakah input ENABLE masing-masing aktif TINGGI atau RENDAH, output diaktifkan. Multiplexer berfungsi normal. Jika input ENABLE tidak aktif, output dinonaktifkan dan secara permanen beralih ke status logika '0' atau logika '1', bergantung pada apakah output tidak dilengkapi atau dilengkapi. Gambar 8.6 menunjukkan bagaimana multiplexer 2-ke-1 pada Gambar 8.4 dapat dimodifikasi untuk menyertakan input ENABLE. Tabel fungsional multiplekser yang dimodifikasi ini juga ditunjukkan pada Gambar 8.6.
Input ENABLE di sini aktif saat HIGH. Beberapa paket IC memiliki lebih dari satu multiplexer. Dalam hal ini, input ENABLE dan input pemilihan umum untuk semua multiplexer dalam paket IC yang sama. Gambar 8.7 menunjukkan multiplexer 4-ke-1 dengan input LOW ENABLE aktif.
8.1.2 Implementing Boolean Functions with Multiplexers
Salah satu aplikasi multiplexer yang paling umum adalah penggunaannya untuk implementasi fungsi Boolean logika kombinasional. Teknik paling sederhana untuk melakukannya adalah dengan menggunakan MUX 2n-ke-1 untuk mengimplementasikan fungsi Boolean n-variabel. Baris masukan yang sesuai dengan masing-masing minterm yang ada dalam fungsi Boolean dibuat sama dengan status logika '1'. Minterms tersisa yang tidak ada dalam fungsi Boolean dinonaktifkan dengan membuat baris masukan yang sesuai sama dengan logika '0'.
Sebagai contoh, Gambar 8.8 (a) menunjukkan penggunaan MUX 8-ke-1 untuk mengimplementasikan fungsi Boolean yang diberikan oleh persamaan
Untuk variabel A, B dan C, persamaan (8.3) dapat dituliskan sebagai berikut:
Seperti yang ditunjukkan pada Gambar 8.8, jalur input yang sesuai dengan tiga minterm yang ada dalam fungsi Boolean yang diberikan terikat dengan logika '1'. Lima kemungkinan minterm tersisa yang tidak ada dalam fungsi Boolean terikat dengan logika '0'.
Namun, ada teknik yang lebih baik yang tersedia untuk melakukan hal yang sama. Dalam hal ini, MUX 2n-ke-1 dapat digunakan untuk mengimplementasikan fungsi Boolean dengan n + 1 variabel. Prosedurnya adalah sebagai berikut. Dari n + 1 variabel, n terhubung ke n garis pemilihan multiplekser 2n-ke-1. Variabel sisa digunakan dengan jalur masukan. Berbagai baris masukan terkait dengan salah satu dari berikut ini: '0', '1', variabel kiri dan pelengkap variabel kiri. Baris mana yang diberi status logika apa yang dapat dengan mudah ditentukan dengan bantuan prosedur sederhana. Prosedur lengkap diilustrasikan untuk fungsi Boolean yang diberikan oleh persamaan (8.3).
Ini adalah fungsi Boolean tiga variabel. Secara konvensional, kita perlu menggunakan multiplexer 8-ke-1 untuk mengimplementasikan fungsi ini. Sekarang kita akan melihat bagaimana ini dapat diimplementasikan dengan multiplexer 4-ke-1. Multiplexer yang dipilih memiliki dua garis pemilihan. Langkah pertama di sini adalah menentukan tabel kebenaran dari fungsi Boolean yang diberikan, yang ditunjukkan pada Tabel 8.1.
Pada langkah berikutnya, dua dari tiga variabel dihubungkan ke dua garis pemilihan, dengan variabel tingkat tinggi dihubungkan ke garis pemilihan tingkat tinggi. Misalnya, dalam kasus ini, variabel B dan C adalah variabel yang dipilih untuk garis pemilihan dan masing-masing terhubung ke garis pemilihan S1 dan S0. Pada langkah ketiga, tabel dari tipe yang ditunjukkan pada Tabel 8.2 dibangun. Di bawah input ke multiplexer, minterm terdaftar dalam dua baris, seperti yang ditunjukkan. Baris pertama mencantumkan istilah-istilah di mana variabel A yang tersisa dilengkapi, dan baris kedua mencantumkan istilah-istilah di mana A tidak dilengkapi. Ini mudah dilakukan dengan bantuan tabel kebenaran.
Minterm yang diperlukan diidentifikasi atau ditandai dengan beberapa cara di tabel ini. Di tabel yang diberikan, entri ini telah disorot. Setiap kolom diperiksa satu per satu. Jika tidak ada minterm dari kolom tertentu yang disorot, '0' ditulis di bawahnya. Jika keduanya disorot, '1' adalah Minterm yang diperlukan diidentifikasi atau ditandai dengan beberapa cara di tabel ini. Di tabel yang diberikan, entri ini telah disorot. Setiap kolom diperiksa satu per satu. Jika tidak ada minterm dari kolom tertentu yang disorot, '0' ditulis di bawahnya. Jika keduanya disorot, '1' ditulis. Jika hanya satu yang disorot, variabel terkait (dilengkapi atau tidak dilengkapi) ditulis. Baris masukan kemudian diberi status logika yang sesuai. Dalam kasus ini, I0, I1, I2 dan I3 masing-masing akan dihubungkan ke A, 0, Ā dan A. Gambar 8.8 (b) menunjukkan implementasi logika.
Tidak perlu memilih hanya variabel paling kiri dalam urutan untuk digunakan sebagai input ke multiplekser. Variabel mana pun dapat digunakan asalkan tabel implementasi dibuat sesuai. Dalam masalah yang diilustrasikan di atas, A dipilih sebagai variabel untuk baris input, dan oleh karena itu, baris pertama dari tabel implementasi berisi entri-entri di mana 'A' dilengkapi dan baris kedua berisi entri-entri di mana A tidak dilengkapi. Jika kita menganggap C sebagai variabel kiri, tabel implementasi akan seperti yang ditunjukkan pada Tabel 8.3.
Gambar 8.9 menunjukkan implementasi perangkat keras. Untuk kasus B sebagai variabel kiri, tabel implementasi ditunjukkan pada Tabel 8.4 dan implementasi perangkat keras ditunjukkan pada Gambar 8.10.
8.1.3 Multiplexers for Parallel-to-Serial Data Conversion
Meskipun data diproses secara paralel di banyak sistem digital untuk mencapai kecepatan pemrosesan yang lebih cepat, saat mengirimkan data ini dalam jarak yang relatif jauh, hal ini dilakukan secara serial. Susunan paralel dalam hal ini sangat tidak diinginkan karena akan membutuhkan banyak saluran transmisi. Multiplexer mungkin dapat digunakan untuk konversi paralel-ke-serial. Gambar 8.11 menunjukkan salah satu pengaturan seperti itu di mana multiplexer 8-ke-1 digunakan untuk mengubah data biner paralel delapan-bit menjadi bentuk serial. Penghitung tiga-bit mengontrol input pemilihan. Saat penghitung melewati 000 hingga 111, output multiplexer melewati I0 hingga I7. Proses konversi membutuhkan total delapan siklus clock. Pada gambar yang ditunjukkan, penghitung tiga bit telah dibangun dengan bantuan tiga flip-flops toggle. Berbagai sirkuit penghitung dari berbagai jenis dan kompleksitas, bagaimanapun, tersedia dalam bentuk IC. Flip-flops dan penghitung dibahas secara rinci di Bab 10 dan 11 masing-masing.
8.1.4 Cascading Multiplexer Circuits
Mungkin ada situasi di mana jumlah saluran input yang diinginkan tidak tersedia di multiplexer IC. Beberapa perangkat dengan ukuran tertentu dapat digunakan untuk membuat multiplexer yang dapat menangani lebih banyak saluran input. Misalnya, multiplexer 8-ke-1 dapat digunakan untuk membangun sirkuit multiplexer 16-ke-1 atau 32-ke-1 atau bahkan lebih besar. Langkah-langkah dasar yang harus diikuti untuk melaksanakan desain adalah sebagai berikut:
1. Jika 2n adalah jumlah jalur input dalam multiplekser yang tersedia dan 2N adalah jumlah jalur input dalam multiplekser yang diinginkan, maka jumlah multiplekser individu yang diperlukan untuk membangun rangkaian multiplekser yang diinginkan adalah 2N-n.
2. Dari pengetahuan tentang jumlah input pilihan dari multiplekser yang tersedia dan multiplekser yang diinginkan, hubungkan bit yang kurang signifikan dari input pemilihan dari multiplekser yang diinginkan ke input pemilihan dari multiplekser yang tersedia.
3. Bit sisa dari masukan pilihan dari rangkaian multiplekser yang diinginkan digunakan untuk mengaktifkan atau menonaktifkan multiplekser individu sehingga keluarannya ketika ORed menghasilkan keluaran akhir. Prosedur diilustrasikan dalam contoh yang diselesaikan 8.3.
Resistor
Resistor
adalah komponen elektronika pasif yang memiliki nilai resistansi atau
hambatan tertentu yang berfungsi untuk membatasi dan mengatur arus
listrik dalam suatu rangkaian elektronika. Satuan Resistor adalah Ohm
(simbol: Ω) yang merupakan satuan SI untuk resistansi listrik. Resitor
mempunyai nilai resistansi (tahanan) tertentu yang dapat memproduksi
tegangan listrik di antara kedua pin dimana nilai tegangan terhadap
resistansi tersebut berbanding lurus dengan arus yang mengalir,
berdasarkan persamaan hukum Ohm (V = I.R ).
Gerbang NOT
Gerbang NOT disebut juga inverter, gerbang ini hanya mempunyai satu input dan satu output. Persamaan logika aljabar Boole untuk output gerbang NOT adalah Y = Ā . Jadi output gerbang NOT selalu merupakan kebalikan dari input-nya. Jika input diberikan logika tinggi maka pada output akan dihasilkan logika rendah, dan pada saat input diberikan logika rendah maka pada output akan dihasilkan logika tinggi (Tokheim, 1995). Simbol gerbang NOT diperlihatkan pada Gambar 2.1 dan tabel kebenaran gerbang NOT diperlihatkan pada Tabel 2.1.
Gerbang XOR
Simbol dari gerbang Eksklusif OR (XOR) dengan 2 variabel input dan satu buah output diperlihatkan pada Gambar 2.7. Tabel kebenarannya dapat dilihat pada Tabel 2.7. Dari tabel kebenaran XOR, dapat dilihat bahwa output pada logik 1 jika salah satu input pada keadaan logik 0 atau logik 1, sedangkan output pada keadaan logik 0 apabila kedua logik input sama. (Tokheim, 1995).
Gerbang AND
Gerbang AND adalah gerbang logika yang terdiri dari dua atau lebih input dan hanya memiliki satu output. Output gerbang AND akan tinggi hanya jika semua input tinggi, dan jika salah satu atau lebih input berlogika rendah maka output akan rendah. Persamaan logika aljabar Boole gerbang AND adalah Y=A.B. Pada Aljabar Boole operasi gerbang AND diberi tanda ”kali” atau tanda ”titik” (Malvino, 1983). Simbol gerbang AND ditunjukkan pada Gambar 2.3. Tabel kebenaran diperlihatkan pada Tabel 2.3.
Gerbang OR
Gerbang OR adalah gerbang logika dasar yang mempunyai dua atau lebih input dan hanya memiliki satu output. Output gerbang OR akan berlogika tinggi apabila salah satu atau lebih input ada yang berlogika tinggi, dan output akan berlogika rendah hanya pada saat seluruh input berlogika rendah. Persamaan logika aljabar Boole untuk output gerbang OR adalah Y=A+B. Pada aljabar Boole operasi gerbang OR diberi tanda ”tambah” (Malvino, 1983). Simbol gerbang OR ini ditunjukkan pada Gambar 2.4 dan tabel kebenaran gerbang OR diperlihatkan Tabel 2.4.
Gerbang NAND
Gerbang NAND merupakan gabungan dari gerbang AND dan NOT. Output gerbang NAND selalu merupakan kebalikan dari output gerbang AND untuk input yang sama. Jadi output akan berlogika tinggi jika salah satu atau lebih input-nya berlogika rendah, dan output akan berlogika rendah hanya pada saat semua input-nya berlogika tinggi. (Tokheim, 1995). Simbol gerbang NAND ini ditunjukkan pada Gambar 2.5. Tabel kebenaran gerbang NAND diperlihatkan pada Tabel 2.5.
Komponen lainnya :
LED
LED merupakan keluarga dari Dioda yang terbuat dari Semikonduktor. Cara
kerjanya pun hampir sama dengan Dioda yang memiliki dua kutub yaitu
kutub Positif (P) dan Kutub Negatif (N). LED hanya akan memancarkan
cahaya apabila dialiri tegangan maju (bias forward) dari Anoda menuju ke
Katoda.
Ketika LED dialiri tegangan maju atau bias forward yaitu dari Anoda (P)
menuju ke Katoda (K), Kelebihan Elektron pada N-Type material akan
berpindah ke wilayah yang kelebihan Hole (lubang) yaitu wilayah yang
bermuatan positif (P-Type material). Saat Elektron berjumpa dengan Hole
akan melepaskan photon dan memancarkan cahaya monokromatik (satu warna).
Tegangan Maju LED
Logicstate
Logicstate yaitu pengertian logis, benar atau salah, dari sinyal biner yang diberikan. Sinyal biner adalah sinyal digital yang hanya memiliki dua nilai yang valid. Dalam istilah fisik, pengertian logis dari sinyal biner ditentukan oleh level tegangan atau nilai arus sinyal, dan ini pada gilirannya ditentukan oleh teknologi perangkat. Dalam sirkuit TTL, misalnya, keadaan sebenarnya diwakili oleh logika 1, kira-kira sama dengan +5 volt pada garis sinyal; logika 0 kira-kira 0 volt. Tingkat tegangan antara 0 dan +5 volt dianggap tidak ditentukan.
Karena hanya dua status logika, logika 1 dan logika 0, yang dimungkinkan, teknik aljabar Boolean dapat digunakan untuk menganalisis rangkaian digital yang melibatkan sinyal biner. Istilah logika positif diterapkan ke sirkuit di mana logika 1 ditetapkan ke level tegangan yang lebih tinggi; Dalam rangkaian logika negatif, logika 1 ditunjukkan dengan level tegangan yang lebih rendah.
Apabila inputan xor gate memiliki logika yang sama maka outputan xor gate akan berlogika 0 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 1
Apabila inputan xor gate memiliki logika yang berbeda maka outputan xor gate akan berlogika 1 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 0
complementary buffer :
Apabila inputan not gate memiliki logika 0 maka outputan not gate akan berlogika 1 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 0
Apabila inputan not gate memiliki logika 1 maka outputan not gate akan berlogika 0 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 1
complementary or gate :
Apabila kedua inputan or gate memiliki logika yang sama-sama 0 maka outputan or gate akan berlogika 0 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 1
Apabila kedua inputan or gate tidak memiliki logika yang sama-sama 0 maka outputan xor gate akan berlogika 1 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 0
complementary and gate :
Apabila kedua inputan and gate memiliki logika yang sama-sama 1 maka outputan and gate akan berlogika 1 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 0
Apabila kedua inputan and gate tidak memiliki logika yang sama-sama 1 maka outputan and gate akan berlogika 0 lalu di inputkan ke kaki not sehingga akan membalikan logikanya menjadi 1
Simulasi 2
LED hidup :
Apabila semua atau salah satu gerbang OR mengoutputkan logika 0 (dikarenakan semua logicstate di kaki input gerbang OR berlogika 0) maka gerbang NAND akan mengoutputkan logika 1 (dikarenakan terdapat sebuah input dikaki gerbang NAND yang berlogika 0), sehingga output dari gerbang NAND yang berlogika tinggi akan mengakibatkan arus mengalir melewati resistor lalu melewati LED dan menuju ground. Karena terdapat arus di LED maka LED akan hidup.
LED mati :
Apabila semua gerbang OR mengoutputkan logika 1 (dikarenakan semua atau salah satu logicstate di kaki input gerbang OR berlogika 1) maka gerbang NAND akan mengoutputkan logika 0 (dikarenakan semua inputan dikaki gerbang NAND berlogika 1), sehingga output dari gerbang NAND berlogika rendah yang menyebabkan tidak ada arus yang mengalir melewati resistor lalu melewati LED dan menuju ground. Karena tidak terdapat arus di LED maka LED mati.
Simulasi 3
LED hidup :
Apabila semua atau salah satu gerbang OR mengoutputkan logika 0 (dikarenakan semua logicstate di kaki input gerbang OR berlogika 0) maka gerbang NAND akan mengoutputkan logika 1 (dikarenakan terdapat sebuah input dikaki gerbang NAND yang berlogika 0), sehingga output dari gerbang NAND yang berlogika tinggi akan mengakibatkan arus mengalir melewati resistor lalu melewati LED dan menuju ground. Karena terdapat arus di LED maka LED akan hidup.
LED mati :
Apabila semua gerbang OR mengoutputkan logika 1 (dikarenakan semua atau salah satu logicstate di kaki input gerbang OR berlogika 1) maka gerbang NAND akan mengoutputkan logika 0 (dikarenakan semua inputan dikaki gerbang NAND berlogika 1), sehingga output dari gerbang NAND berlogika rendah yang menyebabkan tidak ada arus yang mengalir melewati resistor lalu melewati LED dan menuju ground. Karena tidak terdapat arus di LED maka LED mati.
Simulasi 4
Grafik ke bawah/mendatar :
Apabila kaki ke dua kaki inputan nand berlogika 1 maka nand akan mengoutputkan logika 0 ditandai grafik menurun/datar
Grafik ke atas :
Apabila salah satu atau kedua kaki inputan nand berlogika 0 maka nand akan mengoutputkan logika 1 ditandai grafik naik
Simulasi 5
LED hidup :
Apabila semua atau salah satu gerbang NAND (U2&U3) mengoutputkan logika 0 (dikarenakan semua logicstate di kaki input gerbang NAND berlogika 1) maka gerbang NAND selanjutnya akan mengoutputkan logika 1 (dikarenakan lemahnya tegangan di kedua kaki input gerbang NAND walaupun ditambah sedikit tegangan yang melalui R2 disebabkan perbedaan tegangan di node), sehingga output dari gerbang NAND yang berlogika tinggi akan mengakibatkan arus mengalir melewati resistor lalu melewati LED dan menuju ground. Karena terdapat arus di LED maka LED akan hidup.
LED mati :
Apabila semua gerbang NAND (U2&U3) mengoutputkan logika 1 (dikarenakan semua atau salah satu logicstate di kaki input gerbang NAND berlogika 0) maka gerbang NAND selanjutnya akan mengoutputkan logika 0 (dikarenakan tingginya tegangan di kedua kaki input gerbang NAND ditambah sedikit tegangan yang melalui R2 disebabkan perbedaan tegangan di node), sehingga output dari gerbang NAND yang berlogika rendah akan mengakibatkan tidak ada arus yang mengalir melewati resistor lalu melewati LED dan menuju ground. Karena tidak terdapat arus di LED maka LED mati.
1. Implementasikan fungsi Boolean hasil kali jumlah yang dinyatakan oleh П1,2,5 dengan multiplexer yang sesuai.
Jawab :
Misalkan fungsi Boolean adalah f(A,B,C) = П1,2,5.
Ekspresi jumlah produk yang setara dapat ditulis sebagai f(A,B,C) = ∑0,3,4,6,7.
Tabel kebenaran untuk fungsi Boolean yang diberikan diberikan pada Tabel 8.5. Fungsi yang diberikan dapat diimplementasikan dengan multiplexer 4-ke-1 dengan dua jalur pemilihan. Variabel A dan B dipilih untuk jalur pemilihan. Tabel implementasi seperti yang digambar dengan bantuan tabel kebenaran diberikan pada Tabel 8.6. Gambar 8.12 menunjukkan implementasi perangkat keras.
2.
Gambar 8.13 menunjukkan penggunaan multiplexer 8-ke-1 untuk mengimplementasikan fungsi Boolean empat variabel tertentu. Dari pengaturan rangkaian logika yang diberikan, dapatkan ekspresi Boolean yang diimplementasikan oleh rangkaian yang diberikan.
Jawab :
Masalah ini dapat diselesaikan dengan hanya bekerja mundur dalam prosedur yang diuraikan sebelumnya untuk merancang rangkaian logika berbasis multiplekser untuk fungsi Boolean tertentu. Di sini diketahui implementasi perangkat keras dan tujuannya adalah untuk menentukan ekspresi Boolean yang sesuai.
Dari rangkaian logika yang diberikan, kita dapat menggambar tabel implementasi seperti yang diberikan pada Tabel 8.7. Entri di baris pertama (0, 1, 2, 3, 4, 5, 6, 7) dan baris kedua (8, 9, 10, 11, 12, 13, 14, 15) adalah karena variabel seleksi yang dipilih untuk aplikasi input adalah variabel MSB D. Entri di baris pertama menyertakan semua minterm yang berisi D, dan entri di baris kedua menyertakan semua minterm yang berisi Ď. Setelah menulis entri di dua baris pertama, entri di baris ketiga dapat diisi dengan memeriksa status logika dari jalur input yang berbeda dalam diagram rangkaian logika yang diberikan. Setelah menyelesaikan baris ketiga, entri yang relevan di baris pertama dan kedua disorot. Ekspresi Boolean sekarang dapat ditulis sebagai berikut:
3. Rancang multiplexer 16-ke-1 menggunakan dua multiplexer 8-ke-1 yang memiliki input LOW ENABLE aktif.
Jawab :
Multiplexer 16-ke-1 dapat dibuat dari dua multiplexer 8-ke-1 yang memiliki input ENABLE. Input ENABLE diambil sebagai variabel pilihan keempat yang menempati posisi MSB. Gambar 8.14 menunjukkan diagram rangkaian logika lengkap. IC 74151 dapat digunakan untuk mengimplementasikan multiplexer 8-ke-1.
Rangkaian tersebut berfungsi sebagai berikut. Ketika S3 dalam status logika '0', multiplekser atas diaktifkan dan multiplekser bawah dinonaktifkan. Jika kita mengingat tabel kebenaran dari fungsi Boolean empat variabel, S3 akan menjadi '0' untuk delapan entri pertama dan '1' untuk delapan entri lainnya. Oleh karena itu, ketika S3 = 0, keluaran akhir adalah salah satu masukan dari D0 ke D7, tergantung pada status logika S2, S1, dan S0. Demikian pula, ketika S3 = 1, keluaran akhirnya adalah salah satu masukan dari D8 ke D15, sekali lagi tergantung pada status logika S2, S1, dan S0. Oleh karena itu rangkaian mengimplementasikan tabel kebenaran multiplexer 16-ke-1.
Problem :
1. Buatlah tabel kebenaran gerbang di bawah ini!
Jawab :
2. Buatlah berbagai simbol dari complementary gate!
Tidak ada komentar:
Posting Komentar