Laporan Akhir Percobaan 1

 

  [KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI 

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [kembali]

2. Alat dan Bahan [kembali]

1. Signal Generator

2. JK Flip-Flop 74LS112

3. LED

4. Switch SPDT

5. Power (VCC)

6. Ground 

3. Rangkaian Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian ini terdiri dari beberapa JK flip-flop tapi hanya satu JK flip-flop yang paling ujung saja yang mendapatkan inputan clock dari signal generator, sementara inputan clock JK flip-flop lainnya mengambil outputan Q' dari JK flip-flop sebelumnya, oleh karena itu rangkaian ini disebut rangkaian rangkaian Asyncronous Binary Counter.

Pada flip flop ini terdapat kaki input berupa S (Set), R (Reset), J, dan K, sedangkan kaki output berupa Q dan Q'. Berdasarkan tabel kebenaran di bawah maka pada kondisi kali ini digunakan kondisi toggle (J=1 dan K=1) dimana outputnya akan terus berkebalikan setiap satu cycle clock. 

Tabel kebenaran JK Flip-Flop

Prinsip kerja rangkaian ini, yaitu JK flip-flop pertama membutuhkan 1 cycle clock dari outputan signal generator agar outputannya berubah dari yang sebelumnya, lalu JK flip-flop kedua membutuhkan 1 cycle clock dari outputan JK flip-flop pertama agar outputannya berubah dari yang sebelumnya, selanjutnya JK flip-flop ketiga membutuhkan 1 cycle clock dari outputan JK flip-flop kedua agar outputannya berubah dari yang sebelumnya, dan JK flip-flop keempat membutuhkan 1 cycle clock dari outputan JK flip-flop ketiga agar outputannya berubah dari yang sebelumnya.

5. Video Rangkaian [kembali]

6. Analisa [kembali]

Percobaan 1:

1. Analisa percobaan output dari JK flip-flop kedua, ketiga, dan keempat, apa beda dengan JK flip-flop 1?

Jawab :

 

Berdasarkan timing diagram diatas dapat diketahui bahwa H0 merupakan output JK flip-flop pertama, H1 merupakan output JK flip-flop kedua, H2 merupakan output JK flip-flop ketiga, dan H3 merupakan output JK flip-flop keempat. 

Berdasarkan data dari diagram diatas maka didapatkan hasil bahwa perioda output JK flip-flop kedua merupakan ½ kali perioda gelombang dari JK flip-flop pertama, perioda output JK flip-flop ketiga merupakan ¼ kali perioda gelombang dari JK flip-flop pertama, dan perioda output JK flip-flop keempat merupakan 1/8 kali perioda gelombang dari JK flip-flop pertama. Hal ini dikarenakan output JK flip-flop pertama merupakan input clock JK flip-flop kedua, output JK flip-flop kedua merupakan input clock JK flip-flop ketiga, dan output JK flip-flop ketiga merupakan input clock JK flip-flop keempat. Yang mana input clock harus memerlukan 1 cycle clock agar dapat bekerja, sehingga munculah perbedaan perioda dari masing-masing JK flip-flop. Perioda terbanyak terdapat pada JK flip-flop pertama dikarenakan inputan clocknya merupakan yang paling awal.

2. Analisa output dari rangkaian counter dan tentukan jenis counternya (Up atau Down) dan jelaskan kenapa bisa jenis yang rekan maksud!

Jawab :

Berdasarkan output pada LED pada masing-masing output flip-flop pada percobaan di proteus maka dapat disimpulkan bahwa rangkaian tersebut adalah counter up dimana mencacah bilangan dari yang terkecil hingga yang terbesar. Dikarenakan output pada Q masing-masing JK flip-flop secara berturut-turut sesuai dengan tabel yang di bawah (setiap output dipasangkan gerbang not) :

 

Hal ini dikarenakan output JK flip-flop pertama merupakan input clock JK flip-flop kedua, output JK flip-flop kedua merupakan input clock JK flip-flop ketiga, dan output JK flip-flop ketiga merupakan input clock JK flip-flop keempat. Yang mana input clock harus memerlukan 1 cycle clock agar dapat bekerja, sehingga munculah perbedaan perioda dari masing-masing JK flip-flop dan outputan Q masing-masingnya sangat sesuai dengan tabel 4 bit binary number diatas (setiap output dipasangkan gerbang not).

7. Link Download [kembali]

File Rangkaian klik disini

Video Simulasi Rangkaian klik disini

HTML klik disini